60-081869

DRIVING METHOD OF THIN FILM TRANSISTOR

Patent Number:

JP60081869

Publication date:

1985-05-09

Inventor(s):

TAKENAKA SATOSHI; others: 02

Applicant(s)::

SUWA SEIKOSHA KK

Requested Patent:

JP60081869

Application Number: JP19830190227 19831012

Priority Number(s):

IPC Classification:

H01L29/78

EC Classification:

Equivalents:

Abstract

PURPOSE: To largely increase the ON/OFF ratio by providing a gate electrode through a gate insulator even under a thin semiconductor film, and applying the specific voltage, thereby reducing the OFF current and increasing the ON current.

CONSTITUTION: A thin film transistor has an insulating transparent substrate 38, a substrate insulating film 39, a lower gate insulating film 40, a lower gate electrode 41, a thin semiconductor film 42, a source region 43, a drain region 44, an upper gate insulating film 45, an upper gate electrode 45, an interlayer insulating film 47, a source electrode 48, and a drain electrode 49. In order to decrease the OFF current, when the transistor is OFF, the voltage near the flat band voltage of the lower boundary is applied to the electrode 41, while to increase the ON current, when the transistor is ON, a voltage higher than a threshold voltage is applied to the electrode 41.

Data supplied from the esp@cenet database - I2

19日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭60-81869

⑤Int Cl.4 H 01 L 29/78 G 09 F H 01 L 9/35 27/12 識別記号 庁内整理番号 匈公開 昭和60年(1985)5月9日

8422-5F 6615-5C

8122-5F 審査請求 未請求 発明の数 1 (全代頁)

₩発明の名称 薄膜トランジスタの駆動方法

> 頭 昭58-190227 御特

邻出 願 昭58(1983)10月12日

@発 明 者 竹 中 切発 明 者 松 尾 睦 諏訪市大和3丁目3番5号 株式会社諏訪精工舎内 諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

@発 明 者 弘之 大 島 ⑪出 願 人 株式会社諏訪精工舎 諏訪市大和3丁目3番5号 株式会社諏訪精工舎内 東京都新宿区西新宿2丁目4番1号

30代 理 人 弁理士 最上

1. 発明の名称

得膜トランジスタの駆動方法

2. 特許請求の範囲

半導体薄膜の上部にゲート絶縁膜を介して設け た上部ゲート電源に印加するゲート電圧を変調す ることにより薄膜トランジスタの ON/OPPをスイ ッチングする薄膜トランジスタの駆動方法におい て、半導体障膜の下部にもゲート絶縁度を介した 下部ゲート常管を設け、薄膜トランジスタ OPFの 場合には、前記下部ゲート電管にフラットバンド 電圧近傍の骨圧を印加し、薄膜トランジスタ 0 g の場合には、スレッシュホルド電圧以上の電圧を 前紀下部ゲート電板に印加することを特徴とする 薄膜トランジスタの駆動方法。

3 発明の詳細な説明

本発明はソース・ドレイン間のリーク電流を低

- 1 -

波させ、かつON電流を増大させ、大きなON/OFF 比を実現する薄膜トランジスタの駆動方法に関す

近年、絶縁基板上に薄膜トランジスタを形成す る研究が活発に行なわれている。この技術は、安 価な絶無基板を用いて薄膜ディスプレイを実現す るアクティブマトリクス型両像表示装置、あるい は通常の半導体集積回略上にトランジスまなどの 能動業子を形成するいわゆる三次元集積回路など 多くの応用が期待できるものである。以下、存譲 トランジスタをアクティブマトリクスパネルに応 用した場合を例にとって説明する。

薄膜トランジスタをアグティブマトリクスパオ ルに応用した場合の液晶表示装置は、一般に、上 側のガラス茶板と、下側の薄膜トランジスタ茶板 と、その間に封入された液晶とから構成されてお り、前記薄膜トランジスタ基板上にマトリクス状 に配置された液晶駆動素子を外部選択回路により 裏択し、前院液品収動量子に接続された液品収動 電管に電圧を印加することにより、任意の文字。

- 2 -

図形あるいは画像の表示を行なりものである。 前記簿膜トランジスダ茶板の一般的な回路図を第 1 図に示す。

無 1 図 (a) け 薄 厚 ト ラ シシスク 米 板 上 の 液 晶 配 動 無 子 2 の マ ト リ ク ス 状 配 便 図 で あ る。 図 中 の れ 品 配 部 無 子 2 が マ ト リ ク ス 状 に 配 覆 き れ て い る。 る け 液 器 配 動 素 子 2 の の データ 信 得 ラ イ ン で あ り 、 で あ り か で あ り か で ま か か ま 子 2 の の 路 図 を 液 1 図 (b) に で す っ る け な あ り 、 データ の ス イ ッ タ 信 得 め か に イ ッ タ 信 る か な な な な な な な な か か か か で あ り 、 データ の ス イ ッ タ 信 る か な な 存 行 な ち 。 6 け コ ン デ み か か ま 子 に 対 応 し て 形 成 か た 液 は 節 電 管 で あ る。

以上の説明からわかるように、薄膜トランジスタ は、液晶に印加する電圧のデータをスイッチングす るために用いられる。この時、薄膜トランジスタ の特性に関しては、次の2つの項目が要求される。

- 3 -

間流(以下、OPP 電流と呼ぶ)が流れるとドレインの電付、すなわちコンデンサの電付は急激でレソースの電位に近づき、帯き込まれたデータは正しく保持されなくなってしまう。OPP 電流を小ささくかさえることは、解験トランジスタをアクティブマトリクスパネル以外の用途に応用する場合には、対象に応用である。例えば、対象トランジスタを用いて、通常のロジック回路を構成する場合には、観動作の原因となる。

第2 図は N チャネル 郡職 トランシスタの 従来の一般的な構造を示す断面図である。 8 は 絶縁性透明素板である。 三次元集 積回路に 店用した 場合に

(1) 薄膜トランジスタをON状態にした時、 コンデンサを充電させるために充分な電流 を流すことができること。

(2) 薄膜トランジスタを OPP 状態にした時、 変力、質旋が流れないこと。

(1) け、コンデンサへのデータの書き込み特性に関するものである。 液晶の 姿示けコンデンサの完成 はいまり 決定されるため、 短時間にデータを完けた とができるように、 神臓トランシはなりは 充分大きい 電流を流すことができなくてはなりは たい。この時の電流(以下、 0 N電流とからには、 コンデンサの容量と、 響き込み時間とから定まり、 その 0 N 電流をクリアできるように 薄膜トランジスタを作製しなければならない。

(2) は、コンデンサド書き込まれたデータの保持 特性に関するものである。一般に、帯き込まれた データは書き込み時間よりもはるかに長い時間保持されなくてはならない。コンデンサの静電容量 は、通常1ヵPឱ度の小さい値であるため、常腹 トランジスタがOPF 状態の時にわずかでもリーク

- 4 --

は、8 は通常の半導体集積回路である。9 は半導 体薄膜、10は8の絶無性満明基板中に含まれる ナトリウムイオン (Ng+) などの正電荷が、半導体 薄膜中に混入する事を防ぐための若板絶疑膜であ り通常二酸化硅素 (8102)が用いられる。 1 1 は半 導体薄膜9中にリンヤヒ素などの不純物をドープ して形成したド型層のソース領域、12は同じく ドレイン領域、13はゲート絶景度、14はゲー ト電管、15は層間絶辞膜、16はソース電管、 11はドレイン電便である。半導体導膜9の上面 及び下面は共に Bi Oz願と接している。従って、半 導体薄膜のバンドは上部界面及び下部界面の部分 で曲がっている。このバンドの曲がる原因は、BiQ 膜に含まれる正電術及び界面単位によって半導体 表面近傍に角電荷が誘起されるためである。上部 界面及び下部界面の概略図を第2図(b)に示す。18 **过船最性诱明基板、19过基板舱最降、20过半** 導体灌膜、21はソース領域、22はドレイン領 娘、 2 3 はゲート節操隊、 2 4 はゲート関係、25 は上部界面のド型層であり、これは上部界面の界

特開昭60-81869(3)

面準付及びゲート絶辞簿 2 3 中に含まれる正電荷 及びゲート電便24と半導体辯際20との仕事関 数第 ø MB とに起因して誘起されるものである。26 は下部界面のN型層であり、これは基板絶換膜19 中に含まれる正電荷及び下部界面の界面単位とに 起因して誘起されるものである。従来の駆動方法 では、ゲート電管24に印加するゲート常圧Vas を楽調することにより、上部界面の N 型 樹 2 5 が 形成されることを制御してトランジス々の ON.OFB をスイッチングしている。同図例を見ればわかる ようにトランシスキの ON, OPPにかかわらず下部 界面のN砂層は常化形成されていることになる。 パンド図を同図(c)に示す。27はゲート電板、28 **世半導体薄に、29はゲート絶操膜、50は基板** 絶縁膜、 3 1 付絶縁性透明来板を示している。32 日 半 道 体 雅 頑 の コ ン ダ ク シ ョ ン パ ン ド エ ョ ジ の 滑 位 Bc。33は同じくパレンスパンドエッジの単位 Byを示し、34は真性フェルミレベルの進位 Bi を示している。35は前記ゲート電便及び半導体

を低減させ、 0 N 電磁を増大させてトランシスタののN/OFP比を増大せしめる複牒トランシスタの駅動方法を提供するものである。これを実現するために本架明では、半導体程度の下部にもがイート電管を設け、トランシスタのPF 状態の時には数下部がイート電管にかかしてがあり、 1 大型の時には数下部が一ト電管にスロンシスタの N 状態の時には数下部が一ト電管にスロンシスタを取動する。以下、本発明について現

- 7 -

第3 図は本発明の実施例を示すものであり、同図の10 は半導体 液態の下部にもゲート 絶掛膜を示けている。 5 8 は絶野性 透明 米板、 3 9 は 巻板 絶縁質、4 0 は下部ゲート 絶勝度、 4 1 は下部ゲート 電板、4 2 は 半導体 神臓、 4 3 は ソース 便敏、 4 6 は 上部ゲート電板、4 7 は 層間 絶 練 膜、 4 8 は ソース 電板、4 9 は ドレイン 健康を示している。 OFF 電

る事を示している。36 付半退体薄膜の上部界面、57 付同じく下部界面を示している。上部界面のN 型層を流れる OPP 電流を IOFF*、下部界面のN型層を流れるリーク電流を IL とすると、従来の薄膜トランジスタの駆動方法による OPP 電流 IOFF は

IOFF = IOFF*+ I L

で表わされる。一方、 0 N 枚 慰 化 なると、 ゲート 質圧 化 より上部界面 に チャネル が形成される。 この上 部 界面 を 硫れる 0 N 電流 を ION*とする。 一 方下部 界面 に は ON、OFFにかかわらず一定の N 型 層が形成されているため、トランシスタ 0 N 杖 翅 の 場合も下部 界面の N 型 層 に は 電洗 I L が 洗れることになる。 つまり 薄膜トランシスタの 0 N 電流 Ion は ...

 $I_{ON}=I_{ON}^*+I_L$ ② で表わされる。 I_L は下部界面のリーク電流なので I_{ON}^* に比べて非常に小さいので、 I_{ON} は任だ I_{ON}^* で表わされることになる。

本発明は以上述べてきたような従来の薄膜トランジスタの駆動方法の欠点を改善して、 OPP 電流

- 8 -

流を低液させるためにけ、トランシスタのPP 状態の時に、前記下部ドート質像 4 1 に下部界面のフラットバンド質圧 VPB 近傍の質圧を印加し、また 0 N 電流を増大させるためには、トランシスタのN 状態の呼に、前記下部ゲート質像 4 1 にスタンシュホルド質圧以上の電圧 Vg2 を印か コンシスタの OPP 電流 Topp は上の質が 10pp は上のできる。 でできる。 ででは 1 Lon との かできる。

ION = ION * + ILON

薄膜トランジスタ OPP 状態の時のパンド図を第3 図の) IC、 0 M 状態の時のパンド図を第3 図 (c) IC 示 す。両図 IC かいて、5 0 は 半導体 薄厚、5 1 は 上 部ゲート電極、5 2 は 上部ゲート絶縁 膜、5 3 は

下部ゲート関係。 5 4 は下部ゲート絶縁機。 5 5 ' 付上部界面、 5 6 付下部界面、 5 7 付半導体灌轄 のコンダクションパンドエッジの単位 EC、58 tl 同じくパレンスパンドエッジの単位 Byを示してい る。 けじめに OPP 状態でけ同図のに見られるよう に、上部ゲート絶縁膜中に含まれる正規荷によっ て、上部界面近傍にはド型層が誘起されているの でパンドは曲がっている。しかし、下部ゲート電 笋には、フラットパンド常圧 VPB が印加されてい るためパンドの曲がりが防止されている。つまり 下部界面近傍にけり即層け形成されておらず、こ こではリーク電流はまったく流れない。従って、 OFF 電流 LOFFは式③で装わされる。一方、O N 状 銀では同図(c) に見られるように、上部界面に N 型 層のチャネルが形成されると共に、下部界面にも N型層が形成される。従ってON電流は、上部界 面及び下部界面を流れる電流の和として扱わされ 式の化示すとおりになる。このように本発明によ る脊喰トランジスタの駅動方法を用いれば、 OPP 胃流を非常に小さい値になさえると共に、 0 N電

- 11 -

の OFF 電流を低波させると非に、 0 N 電流を増大させて、 0 N/OFF 比を大幅に増大させることができるという優れた効果を有するものであり、 書き込み特性及び保持特性の優れたアクティブマトリクスパネル、あるいは顕動作の少ないメモリ 回路を実現できるなど、優れた回路を実現することが可能となる。

4. 図面の簡単な脱明

第1図(A)、(b) は薄厚トランジスタをアクティブマトリクスパネルに応用した場合の一般的な回路図である。第2図(A)、(b)、(c) は従来の薄膜トランジスタの駆動方法を脱明するための図であり、第3図(A)、(b)、(c) は本発明で提案する薄膜トランジスタの駆動方法を脱明するための図である。

以上

出聊人 株式会社 蹄訪精工会

代頭人 弁頭士 最上 務

- 13 -

流を増大させ、複膜トランジスタの ON/OPF 比を 大きくすることができるという使れた効果を得る ことができる。

本発明をアクティブマトリクスパネルに応用し た場合、ON電流を増大させ、OPP電流を低波さ せることができるので、智き込み特性が良く、し かも優れた保持特性を実現することができる。ON 軍能の大きさもある程度は制御できる。第3図の においてON状態の時に上部ゲート電優46K印 加する爾圧と等しい電圧を下部ゲート電管 4 1 化 印加する場合を考える。例えば、下部ゲート絶縁 膜 4 0 の膜厚 d L と上部ゲート絶縁膜 4 5 の膜厚 dg とを等しくすれば、上部界面と下部界面には ほぼ等しい電流が流れる。つまり、 $d_L=d_V$ とす れば従来の駅動方法による 0 N 電流の約 2 倍の0N 電流が得られることとなる。また $d_{
m L}=d_{
m D}/2$ とす れば下部界面を流れる電流は上部界面を洗れる電 洗の経控 2 倍となり、本発明の駆動方法によりON 電流を約3倍に増大させることができる。

以上述べたように、本発明は脊膜トランジスタ

- 12 -





